

Family list

1 application(s) for: JP2003059650

**1 DRIVE CIRCUIT OF ORGANIC ELECTROLUMINESCENCE
ELEMENT**

Inventor: SAKAMOTO TSUYOSHI

Applicant: PIONEER ELECTRONIC CORP

EC:

IPC: H05B33/08; G09F9/30; G09G3/20; (+16)

Publication JP2003059650 (A) - 2003-02-28
info:

Priority Date: 2001-08-13

Data supplied from the **espacenet** database — Worldwide

DRIVE CIRCUIT OF ORGANIC ELECTROLUMINESCENCE ELEMENT

Publication number: JP2003059650 (A)

Publication date: 2003-02-28

Inventor(s): SAKAMOTO TSUYOSHI +

Applicant(s): PIONEER ELECTRONIC CORP +

Classification:

- international: *H05B33/08; G09F9/30; G09G3/20; G09G3/30; H01L27/32; H01L51/50; H05B33/14; H05B33/02; G09F9/30; G09G3/20; G09G3/30; H01L27/28; H01L51/50; H05B33/14; (IPC1-7): H05B33/08; G09F9/30; G09G3/20; G09G3/30; H05B33/14*

- European:


Application number: JP20010245214 20010813

Priority number(s): JP20010245214 20010813

Abstract of JP 2003059650 (A)

PROBLEM TO BE SOLVED: To provide a drive circuit of an organic electroluminescence element, which can suppress the rapid degradation of emission luminance by the change over aging.

SOLUTION: The drive circuit comprises a resistor connected in series to the electroluminescence element and a voltage supply means for supplying the voltage to the series circuit of the electroluminescence element and the resistor.



Data supplied from the **espacenet** database — Worldwide

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2003-59650
(P2003-59650A)

(43)公開日 平成15年2月28日(2003.2.28)

| (51)Int.Cl. ⁷ | 識別記号 | F I | テームト* (参考) |
|--------------------------|-------|---------------|-------------------|
| H 0 5 B 33/08 | | H 0 5 B 33/08 | 3 K 0 0 7 |
| G 0 9 F 9/30 | 3 3 8 | G 0 9 F 9/30 | 3 3 8 5 C 0 8 0 |
| | 3 6 5 | | 3 6 5 Z 5 C 0 9 4 |
| G 0 9 G 3/20 | 6 2 4 | G 0 9 G 3/20 | 6 2 4 B |
| | 6 7 0 | | 6 7 0 J |

審査請求 未請求 請求項の数4 O L (全 5 頁) 最終頁に続く

(21)出願番号 特願2001-245214(P2001-245214)

(22)出願日 平成13年8月13日(2001.8.13)

(71)出願人 000005016

バイオニア株式会社
東京都目黒区目黒1丁目4番1号

(72)発明者 坂本 強

埼玉県鶴ヶ島市富士見6丁目1番1号 パ
イオニア株式会社総合研究所内

(74)代理人 100079119

弁理士 藤村 元彦


最終頁に続く

(54)【発明の名称】 有機エレクトロルミネッセンス素子の駆動回路

(57)【要約】

【課題】 経時変化による発光輝度の急速な低下を抑制することができる有機エレクトロルミネッセンス素子の駆動回路を提供する。

【解決手段】 有機エレクトロルミネッセンス素子に直列に接続された抵抗と、有機エレクトロルミネッセンス素子と抵抗との直列回路に電圧を供給する電圧供給手段と、を備えている。



【特許請求の範囲】

【請求項1】 有機エレクトロルミネッセンス素子を発光駆動する駆動回路であって、前記有機エレクトロルミネッセンス素子に直列に接続された抵抗と、前記有機エレクトロルミネッセンス素子と前記抵抗との直列回路に電圧を供給する電圧供給手段と、を備えたことを特徴とする駆動回路。

【請求項2】 前記電圧供給手段は、前記直列回路に直列に接続され定電圧源の出力電圧を前記直列回路にオン時に印加するスイッチ素子とを有することを特徴とする請求項1記載の駆動回路。

【請求項3】 前記電圧供給手段は、キャパシタと、駆動信号に応じてオンとなって前記キャパシタを充電させる第1スイッチ素子と、前記直列回路に直列に接続され前記キャパシタの充電電圧に応じてオンとなって定電圧源の出力電圧を前記直列回路に印加する第2スイッチ素子と、を有することを特徴とする請求項1記載の駆動回路。

【請求項4】 前記直列回路及び前記電圧供給手段を1組として複数組がマトリクス状に配置されて表示パネルを形成していることを特徴とする請求項1記載の駆動回路。

【発明の詳細な説明】

【0001】

【発明が属する技術分野】本発明は、有機エレクトロルミネッセンス素子の駆動回路に関する。

【0002】

【従来の技術】容量性発光素子の1つである有機エレクトロルミネッセンス素子（以下、単にEL素子という）は、電気的には、図1のような等価回路にて表すことができる。図1から分かるように、素子は、容量成分Cと、該容量成分に並列に結合するダイオード特性の成分Eとによる構成に置き換えることができる。よって、EL素子は、容量性の発光素子であると考えられる。EL素子は、直流の発光駆動電圧が電極間に印加されると、電荷が容量成分Cに蓄積され、続いて当該素子固有の障壁電圧または発光閾値電圧を越えると、電極（ダイオード成分Eの陽極側）から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で発光する。

【0003】かかる素子の電圧V－電流I－輝度Lの特性は、図2に示すように、ダイオードの特性に類似しており、発光閾値電圧 V_{th} 以下の電圧では電流Iは極めて小さく、発光閾値電圧 V_{th} 以上の電圧になると電流Iは急激に増加する。また、電流Iと輝度Lはほぼ比例する。このような素子は、発光閾値電圧 V_{th} を超える駆動電圧を素子に印加すれば当該駆動電圧に応じた電流に比例した発光輝度を呈し、印加される駆動電圧が発光閾値電圧 V_{th} 以下であれば駆動電流が流れず発光輝度もゼロに等しいまでである。

【0004】

【発明が解決しようとする課題】かかるEL素子を発光駆動する駆動回路においては、安定した輝度の発光を常に得るためにEL素子を定電圧或いは定電流で駆動することが必要である。しかしながら、EL素子自体の経時変化によりEL素子のインピーダンスが変化すると、輝度が低下してしまうという問題点があった。特に、EL素子の初期段階におけるインピーダンスの変化が大きく、初期値に対して短時間で輝度が著しく低下してしまうという問題点があった。また、輝度を一定に保つためには、EL素子の輝度の低下や電流値の減少を検出し、それによって電源電圧を変化させる必要があるが、回路構成が複雑になるという欠点がある。

【0005】そこで、本発明の目的は、経時変化による発光輝度の急速な低下を抑制することができるEL素子の駆動回路を提供することである。

【0006】

【課題を解決するための手段】本発明のEL素子の駆動回路は、EL素子に直列に接続された抵抗と、EL素子と抵抗との直列回路に電圧を供給する電圧供給手段と、を備えたことを特徴としている。

【0007】

【発明の実施の形態】以下、本発明の実施例を図面を参照しつつ詳細に説明する。図3は本発明による有機EL素子の駆動回路を基本的構成を示している。この駆動回路においては、EL素子11と抵抗12とが直列に接続されている。すなわち、EL素子11の陽極が抵抗12の一端と接続され、陰極はアース接続されている。抵抗12は例えば、1k Ω 或いは10k Ω である。EL素子11と抵抗12との直列回路には定電圧源13の出力電圧がスイッチ14を介して印加される。スイッチ14はEL素子11を発光させるべきときに図示しない制御回路によってオンにされる。スイッチ14のオン時における定電圧源13の出力電圧の印加によって定電圧源13の正端子から電流は駆動電流となって抵抗12を介してEL素子11を流れ、アースに流れ込む。このように駆動電流が流れることによってEL素子11は発光する。

【0008】図4～図7は抵抗12を設けた場合と設けない場合とのEL素子11の抵抗値、印加電圧、電流及び発光輝度各々の時間変化を示している。図4～図7各々において実線の特性が抵抗12を設けた場合であり、一点鎖線の特性が抵抗12を設けない場合である。ここで、図5の電圧特性から分かるように、時間 $t=0$ の段階ではEL素子11には抵抗12を設けた場合と設けない場合とでほぼ同一の電圧が印加されるとする。

【0009】EL素子11の抵抗値は図4に示すように、抵抗12を設けた場合及び設けない場合のいずれにおいても時間経過に従って増加するが、抵抗12を設けた場合には設けない場合に比べてその増加が相対的に小さい。EL素子11に印加される電圧は図5に示すよう

に、抵抗12を設けない場合には当然であるが、一定である。一方、抵抗12を設けた場合にはEL素子11の抵抗値の増加が影響してEL素子11と抵抗12とによる分圧比が変化するので、EL素子11の印加電圧は図5に示すように徐々に増加し、やがて微増の状態となる。

【0010】EL素子11を流れる電流は図6に示すように、抵抗12を設けた場合及び設けない場合のいずれの場合においても時間経過に従って低下するが、抵抗12を設けた場合には設けない場合に比べてEL素子11の抵抗値の増加率が小さいためにその電流の低下も相対的に小さい。EL素子11の発光輝度は図7に示すように、抵抗12を設けた場合及び設けない場合のいずれの場合においても時間経過に従って低下するが、抵抗12を設けた場合には設けない場合に比べて発光輝度の低下が相対的に小さい。すなわち、抵抗12をEL素子11と直列に挿入したことにより、時間経過に伴うEL素子11のインピーダンスの変化が抑制され、この結果、駆動電流の変化も小さくなり、発光輝度の低下を防止することができる。これは、EL素子11に印加される電圧は時間経過と共に微小変動し続けるのでEL素子11自体の劣化が抑制されると考えられる。

【0011】図8は本発明を適用したアクティブマトリックス型表示パネルの駆動回路を部分的に示している。表示パネルは $m \times n$ 画素からなり、駆動回路は画素毎にEL素子の発光回路を備えている。 m 及び n は2以上の整数である。図8には6個の発光回路 $19_{i,j}$ の部分だけを示しているが、その内部構成は同一であるので、EL素子20を発光駆動する発光回路 $19_{i,j}$ について説明する。ここで、 i 及び j は m 及び n より小の整数である。

【0012】この発光回路 $19_{i,j}$ は、2つのFET (Field Effect Transistor) 21、22、コンデンサ23及び抵抗24を有している。FET 21のゲートGは、アドレス信号が供給されるアドレス走査ラインA i に接続され、FET 21のソースSはデータ信号が供給されるデータラインB j に接続されている。FET 21のドレインDはFET 22のゲートGに接続され、コンデンサ23の一方の端子に接続されている。FET 22のソースSはコンデンサ23の他方の端子と共に共通の電源ライン26に接続されている。FET 22のドレインDは抵抗24を介してEL素子20の陽極に接続され、EL素子20の陰極はアースに接続されている。電源ライン26及び各EL素子20の陰極が接続されたアースは、これらに電力を供給する定電圧源25に接続されている。

【0013】かかる発光回路 $19_{i,j}$ の発光制御動作について述べると、まず、FET 21のゲートGにデータラインを介してオン電圧が供給されると、FET 21はソースSに供給されるデータの電圧に対応した電流をソ

ースSからドレインDへ流す。FET 21のゲートGがオフ電圧であるとFET 21はいわゆるカットオフとなり、FET 21のドレインDはオープン状態となる。従って、FET 21のゲートGがオン電圧の期間に、コンデンサ23は充電され、その電圧がFET 22のゲートGに供給されて、FET 22はオン状態となる。FET 22を線形領域で動作させることにより、抵抗24とEL素子20とによって決定される駆動電流が定電圧源25からソースS・ドレインD間を流れ、そして抵抗24を介してEL素子20を流れてEL素子20を発光せしめる。また、FET 21のゲートGがオフ電圧になると、FET 21はオープン状態となり、FET 22はコンデンサ23に蓄積された電荷によりゲートGの電圧が保持され、次の走査まで駆動電流を維持し、EL素子20の発光も維持される。

【0014】かかるアクティブマトリックス型表示パネルの各発光回路においては、図8に示すように、EL素子20と直列に抵抗24が挿入されたことにより、上記の図3の回路構成と同様に時間経過に伴うEL素子20のインピーダンスの変化が抑制され、この結果、駆動電流の変化も小さくなり、発光輝度の急速な低下を防止することができる。

【0015】なお、EL素子20に抵抗24を付加する方法としては、TFTを形成している多結晶シリコンを利用することが可能である。また、カラー表示のアクティブマトリックス型表示パネルにおいては1画素に対して3つの発光回路、すなわち赤発光回路、緑発光回路及び青発光回路が形成される。この場合には3つの発光回路各々においてEL素子に挿入される抵抗はホワイトバランスが崩れないように適切な抵抗値に個別に設定することができる。

【0016】また、上記した実施例においては、EL素子の陽極側に抵抗を挿入しているが、EL素子の陰極側に挿入しても良い。

【0017】

【発明の効果】以上の如く、本発明によれば、経時変化によるEL素子のインピーダンス変化が抑制され、EL素子の発光輝度の急速な低下を防止することができる。

【図面の簡単な説明】

【図1】EL素子の等価回路を示す図である。

【図2】EL素子の駆動電圧－電流－発光輝度特性を概略的に示す図である。

【図3】本発明の実施例を示す回路図である。

【図4】EL素子の時間－抵抗値特性図である。

【図5】EL素子の時間－電圧特性図である。

【図6】EL素子の時間－電流特性図である。

【図7】EL素子の時間－輝度特性図である。

【図8】本発明の他の実施例を示す回路図である。


【符号の説明】

11、20 EL素子


1 2, 2 4 抵抗
1 9 _{i,j} ~ 1 9 _{i+1,j+2} 発光回路

2 1, 2 2 FET
2 3 コンデンサ


【図 1】




【図 2】




【図 3】




【図 5】




【図 4】




【図 6】



【図 7】



【図 8】



フロントページの続き

| (51) Int. Cl. ⁷ | 識別記号 | F I | ターマコード (参考) |
|----------------------------|------|---------------|-------------|
| G 0 9 G 3/30 | | G 0 9 G 3/30 | J |
| H 0 5 B 33/14 | | H 0 5 B 33/14 | A |

F ターム (参考) 3K007 AB02 AB11 BA06 DA01 DB03
 EB00 GA03
 5C080 AA06 BB05 DD05 DD29 EE28
 FF11 JJ02 JJ03 JJ05
 5C094 AA31 BA03 BA12 BA27 CA19
 CA24 DB01 DB04 DB10 EA04
 FB01 FB20 GA10